O Impacto do Tamanho da Cache L2 na Redução do Gargalo de Memória em Algoritmos de Matriz

Estudo de Caso com Multiplicação de Matrizes no Simulador Sniper

- Enzo Moraes Martini
- André Scianni Pereira
- Davi Caetano Tavares Ramos
- Lucas Pereira Rangel de Carvalho

O Problema do Memory Wall

Disparidade de desempenho

CPU evolui mais rápido que a DRAM.

Hierarquia de Memória

Uso de caches para reduzir latência.

Exploração de Localidade

Temporal e Espacial.

Acesso à memória principal como principal gargalo.

Objetivos e Hipótese

Objetivo

Avaliar quantitativamente como a variação da Cache L2 impacta o IPC e a Taxa de Misses.

Workload

Algoritmos intensivos em memória (Multiplicação de Matrizes).

Hipótese

O aumento da cache reduz o gargalo até o ponto em que o working set (conjunto de trabalho) cabe integralmente na memória volátil rápida.

Fundamentação Teórica

Taxonomia de Misses

Compulsório, Capacidade e Conflito.

“Working Set”

O volume de dados que a aplicação precisa manter "por perto" para processar.

Métricas de Desempenho

. IPC (Instruções Por Ciclo)
. CPI Stack (Decomposição dos ciclos de clock)

Simulação Arquitetural

Simulador Sniper

Modelo Gainestown

TÉCNICA:

. Simulação baseada em intervalos (equilíbrio entre velocidade e precisão).

VANTAGEM:

- Permite isolar variáveis de hardware (tamanho da cache) sem custo de hardware físico

Configuração Experimental

Variável Independente

Tamanho da Cache L2 (64 KB, 256 KB, 1 MB, 4 MB)

Cenário Base

L2 com cache de 64 KB

Constantes:

Frequência do clock, tamanho da L1 e memória principal mantidos fixos.

Algoritmo:

Multiplicação de matrizes 256 x 256 (complexidade de O de n^3).

Resultados

TABLE I
RESUMO EXPANDIDO DOS RESULTADOS

Cache	IPC	CPI	Misses	Miss Rate (Relativo)	Speedup	IPC Gain
64 KB	1.60	0.625	17.2M	100%	1.00x	0%
256 KB	2.77	0.361	900K	5.2%	1.73x	73%
1 MB	3.10	0.322	16K	0.09%	1.94x	94%
4 MB	3.10	0.322	16K	0.09%	1.94x	94%

Impacto no IPC



Observações:

- Aumento forte de 64 KB para 256 KB.
- Crescimento reduzido de 256 KB para 1 MB.
- Nenhum ganho adicional de 1 MB para 4 MB.
- Comportamento não linear.
- Saturação indica limite fora da memória.

Redução de Misses



Fig. 2. Redução dos misses na cache L2

Observações:

- Redução significativa de 64 KB para 256 KB e de 256 KB para 1 MB.
- Nenhuma melhora de 1 MB para 4 MB.
- Misses iniciais dominados por limitação de capacidade da cache.
- Em 1 MB o working set passa a caber na cache.

CPI Stack



Fig. 3. Decomposição do CPI (CPI Stack)

Observações:

- 64K CPI dominado por stalls de memória.
- Redução da parcela de memória de 64 KB para 256 KB.
- Em 1 KB stalls o CPI passa a se tornar dominado por limitações internas do processador.
- O perfil do CPI praticamente se estabiliza.

Speedup



Fig. 4. Speedup relativo ao cenário base

Observações:

- Speedup cresce de 64 KB para 256 KB
- Aumento mais moderado de 256 KB para 1 MB.
- Nenhum ganho de 1 MB para 4 MB.
- Melhor ponto de eficiência em torno de 1 MB.
- Aumento de cache além de 1 MB não compensa em desempenho.

Conclusões

Cache reduz o gargalo

Aumento da L2 reduz misses e melhora o IPC.

Existe um ponto ideal

Em ~1 MB o working set cabe na cache e os ganhos particamente se esgotam.

Mais cache ≠ Mais desempenho

Depois de certo ponto, o limite torna-se o processador.

Trabalhos Futuros

- Avaliar outros workloads além de multiplicação de matrizes.
- Investigar impacto em arquiteturas multicore.
- Analisar outros níveis de cache.
- Estudar diferentes padrões de acesso a memória.
- Considerar impacto de energia e custo da cache